بررسی افزونگی چرخه ای سه تایی با عملگر سه تایی جدید سخت افزار پسند
این مقاله یک عملگر سه تایی جدید برای بررسی افزونگی چرخه ای در منطق سه گانه با کارایی سخت افزاری بالا ارائه می کند. ویژگی های اصلی عملگر سه تایی را برای محاسبه CRC نشان می دهد. پیاده سازی سطح گیت CRC-16 در این مقاله به طور اجمالی توضیح داده می شود. طراحی های سطح ترانزیستور عملگرهای جدید و قبلی نیز با جزئیات کامل ارائه می شوند. این مقاله نشان می دهد که استفاده از عملگر پیشنهادی، مولفه های سخت افزاری مانند حذف یک عملگر کامل در هر سمت فرستنده و گیرنده را در مقایسه با SUM سه تایی کاهش می دهد. همچنین، نتایج شبیه سازی بدست آمده از HSPICE و تکنولوژی 32 nm CNTFET، حدود 20.6% کاهش انرژی برای یکی از روش های پیاده سازی عملگر پیشنهادی با در نظر گرفتن موارد قبلی نشان می دهند (CCW CYCLE). همچنین، پنج ترانزیستور بیشتر برای طراحی عملگر پیشنهادی در مقایسه با عملگرهای SUM و CCW مورد نیاز است.
Ternary cyclic redundancy check by a new hardware-friendly ternary operator
Microelectronics Journal Volume 54, August 2016, Pages 126-137
This paper presents a new ternary operator for cyclic redundancy check in ternary logic with high hardware efficiency. It shows the essential properties of a ternary operator for calculating CRC. Gate-level implementation of CRC-16 is exemplified and comprehensively explained in this paper. Transistor-level realizations of the new and the previous operators are also given in full detail. This paper demonstrates that the employment of the proposed operator reduces hardware components such as the elimination of one entire operator in both transmitter and receiver sides in comparison with ternary SUM. In addition, simulation results by HSPICE and 32 nm CNTFET technology shows about 20.6% energy reduction for one of the implementation methods of the proposed operator with respect to the previously presented one (CCW CYCLE). Furthermore, five fewer transistors are needed to design the proposed operator in contrast with both operators SUM and CCW.