به دلیل تنوع کاربردها در تکنولوژی های نوظهور متعدد، طراحی مدارهای برگشت پذیر در سال های اخیر توجه زیادی را به خود جلب کرده است. با پیدایش طراحی های فیزیکی، در نظر گرفتن خرابی و تحمل پذیری های خرابی نیز حائز اهمیت گشته است. نشان داده شده است که مدارهای حفظ کننده توازن برای تشخیص خرابی ایده آل خواهند بود، زیرا در اینجا توازن ورودی ها با توازن خروجی ها یکسان است. بنابراین، اگر یک خرابی بر روی هر خروجی وجود داشته باشد، توازن باید برقرار باشد تا تشخیص خرابی آسان گردد. این مقاله نشان می دهد که همیشه چنین نیست. در واقع، مثال هایی ارائه می کنیم که نشان می دهند که داشتن مدارهای حفظ کننده توازن هنگام در نظر گرفتن مدل های خرابی برای منطق برگشت پذیر، کافی نیست. در نتیجه ی بررسی های انجام شده مان، به این نتیجه گیری می رسیم که حتی در صورتیکه مدار برگشت پذیر حفظ کننده توازن باشد، باید در مقابل مدل خرابی خاصی مورد بررسی قرار گیرد.

Fault Detection in Parity Preserving Reversible Circuits

Published in: 2016 IEEE 46th International Symposium on Multiple-Valued Logic (ISMVL)

Motivated by its variety of applications in several (emerging) technologies, the design of reversible circuits received significant attention in the recent past. With the emergence of physical realizations, also the consideration of faults and faulttolerance became important. It has been suggested that parity preserving circuits would be ideal for fault detection, since here the parity of the inputs is the same as the parity of the outputs. Hence, if there is a fault on any single output, the parity should be flipped which would make the fault easy to detect. This paper however shows that this is not always the case. In fact, we provide and discuss examples showing that it is not sufficient to have parity preserving circuits when considering established fault models for reversible logic. As a result of our investigations, we can conclude that, even if a reversible circuit is parity preserving, it has to be checked against a particular fault model.

• قبلی
• بعدی